INF3500 – Hiver 2022

Exercices #11 – débit et latence

1. Définissez les concepts de latence et de débit. Expliquez leurs différences et les facteurs qui les affectent.
2. Expliquez pourquoi, en insérant un étage de pipeline qui coupe en deux parties égales le chemin critique, on ne peut pas doubler la fréquence d’horloge d’un circuit pipeliné.
3. Considérez le circuit suivant. Les bascules ont un temps de préparation de 1 ns, un temps de maintien de 0.5 ns et un délai de propagation de 2 ns. Négligez les délais des interconnexions. Le déphasage d’horloge est 0 ns.



* 1. Identifiez le chemin critique et déterminez la fréquence maximale d’horloge. Donnez le débit en résultats par seconde et la latence en secondes
	2. Ajoutez un niveau de pipeline et donnez la fréquence maximale d’horloge résultante. Donnez le débit en résultats par seconde et la latence en secondes.
1. Expliquez trois principes à suivre pour la conception FPGA.
2. Considérez le chemin des données montré ici qui implémente la division par la méthode de Goldschmidt.



Les multiplexeurs ont un délai de 1 ns, les multiplieurs un délai de 6 ns, les additionneurs et le comparateur un délai de 1.5 ns, la porte OU un délai de 0.5 ns, et les bascules des td, tsu et th de 0.5 ns, 0.5 ns et 0.1 ns, respectivement. On estime le délai sur chacun des fils à 0.1 ns.

Les signaux N0, D0 et init sont menés par des bascules dont les horloges sont synchronisées avec celles des bascules N, D et K.

* 1. Identifiez le chemin critique et donnez la fréquence maximale d’horloge.
	2. Calculez le débit du circuit en résultats par cycles d’horloge et en résultats par seconde.
	3. On veut augmenter le débit en étalant les calculs dans l’espace. Montrez comment faire en donnant un nouveau diagramme du circuit. Donnez le nouveau débit. Énoncez toutes vos suppositions.

Solutions

1. La latence de calcul est le temps nécessaire pour produire un résultat. Le débit d’information est le nombre de résultats produits par unité de temps.
2. Même si on peut couper le chemin critique en deux parties égales, on ne peut pas éliminer le délai de propagation des bascules ni leur temps de préparation. Ces deux valeurs restent présentes pour chacun des étages de pipeline.
3. a. Chemin critique : Bascule A > xor > et > Bascule D

 Tmin = 2 + 4 + 3 + 6 + 1 = 16 ns

 Fmax = 62,5 Mhz

 Latence = 16 ns

 b.



 Tmin = 2 + 4 + 3 + 1 = 10 ns

 Fmax = 100 Mhz

 Latence = 20 ns

1. Il y a sept principes :
	1. Adopter un style de conception synchrone;
	2. Utiliser des bascules (*flip-flop*) plutôt que des loquets (*latch*);
	3. Définir un signal d’initialisation globale;
	4. Utiliser les réseaux de distribution de signaux d’horloge;
	5. Exploiter toutes les ressources disponibles sur le FPGA;
	6. Effectuer une disposition manuelle des blocs sur le chemin critique; et,
	7. Favoriser l’arithmétique en virgule fixe plutôt que flottante.
2. Goldschmidt – solution en classe.
	1. Tmin = 9,9 ns Fmax = 101 Mhz
	2. 1 resultat / 6 cycles \* 101 Mcycles / sec = 16,8 MResultats / sec
	3. Tmin = 8,8 ns Fmax = 114 Mhz Débit = 1 resultat / cycle \* 114 Mcycles / sec = 114 MResultats / sec