

INF3500 : Conception et réalisation de systèmes numériques

Examen intra #1 – 10 février 2022

Durée : 1 heure.

Documentation : Une feuille recto verso 8.5"×11" ou A4 permise.

Pondération: 10%.

Calculatrice: Programmable permise.

Directives particulières :

- Ordinateurs interdits. Appareils mobiles interdits.
- Répondre à toutes les questions, la valeur de chaque question est indiquée.
- Répondre sur le questionnaire et le remettre.
- Ne posez pas de questions. En cas de doute sur le sens d'une question, énoncez clairement vos suppositions.

Q1	
Q2	
Q3	
Q4	
Total	

Question 1. (2 points) (12 minutes)

Faites la conception d'un circuit CMOS qui implémente le code VHDL suivant. Utilisez le moins de transistors possible.

```
library ieee;
use ieee.std_logic_1164.all;

entity combinatoire2b is
  port (
    A, B, C, D: in std_logic;
    F : out std_logic
  );
end combinatoire2b;
```

```
architecture arch of combinatoire2b is
  signal M, N : std_logic;
begin
  M <= C and not(D);
  N <= not(B) or M;
  F <= not(A) and N;
end arch;
```

Question 2. (2 points) (12 minutes)

Considérez le code VHDL suivant et le diagramme annoté d'un FPGA dans lequel ce code a été implémenté. Donnez le contenu des tables de vérité du FPGA.

```

library ieee;
use ieee.std_logic_1164.all;

entity combinatoire6a is
  port (
    A, B, C, D, E, J : in std_logic;
    P, Q, R : out std_logic
  );
end combinatoire6a;

architecture arch of combinatoire6a is
begin

P <= '1' when A and B and C and not(D)
else '1' when not(B) and D and
((not(A) and not(C)) or (A and C)) else '0';



R <= (A and not(B) and J) xor (D or not(E));

process(all)
variable somme : natural range 0 to 15;
begin
  somme := 0;
  if B = '1' then
    somme := somme + 3;
  end if;
  if C = '1' then
    somme := somme + 5;
  end if;
  if E = '1' then
    somme := somme + 7;
  end if;

  if somme > 5 then
    Q <= '1';
  else
    Q <= '0';
  end if;
end process;

end arch;
    
```

G4/F4	G3/F3	G2/F2	G1/F1	LUT3	LUT2	LUT1	LUT0
0	0	0	0				
0	0	0	1				
0	0	1	0				
0	0	1	1				
0	1	0	0				
0	1	0	1				
0	1	1	0				
0	1	1	1				
1	0	0	0				
1	0	0	1				
1	0	1	0				
1	0	1	1				
1	1	0	0				
1	1	0	1				
1	1	1	0				
1	1	1	1				




Solutions

#1 CMOS

$$F = A' \cdot (B' + CD')$$

$$F' = A + [B \cdot (C' + D)]$$



#2 Solution

G4/F4	G3/F3	G2/F2	G1/F1	LUT3	LUT2	LUT1	LUT0
0	0	0	0	0	1	0	0
0	0	0	1	0	0	1	1
0	0	1	0	0	1	0	0
0	0	1	1	0	1	1	0
0	1	0	0	0	-	0	0
0	1	0	1	1	-	1	0
0	1	1	0	0	-	1	0
0	1	1	1	0	-	1	0
1	0	0	0	1	-	-	0
1	0	0	1	1	-	-	0
1	0	1	0	1	-	-	0
1	0	1	1	1	-	-	1
1	1	0	0	1	-	-	0
1	1	0	1	0	-	-	0
1	1	1	0	1	-	-	1
1	1	1	1	1	-	-	0

#3 Analyse des coûts

Le débit requis est $3840 \times 2160 \text{ pixels} \times 60 \text{ Hz} = 498 \text{ Mpixels/s}$.

Le processeur prend 10 coups d'horloge pour traiter un pixel.

Technologie	Fréquence d'horloge maximale	Débit pour un processeur	# processeurs en parallèle requis pour $\geq 498 \text{ Mpixels/s}$	# blocs
A. ASIC	2500 MHz	250 Mpixels/s	2	1000 < 100 000 OK
B. FPGA-HG	500 MHz	50 Mpixels/s	10	5000 < 7500 OK
C. FPGA-MG	250 MHz	25 Mpixels/s	20	10 000 > 2000 NON

Il reste donc à choisir entre le ASIC et le FPGA-HG.

Coûts ASIC : $10 \text{ ingénieur/es} \times (160 \text{ k\$ / an} \times 12 \text{ mois} \times 1 \text{ an} / 12 \text{ mois} + 15 \text{ k\$}) + 1250 \text{ k\$} + n \times 0.050 \text{ k\$}$

Coûts FPGA-HG : $3 \text{ ingénieur/es} \times (160 \text{ k\$ / an} \times 3 \text{ mois} \times 1 \text{ an} / 12 \text{ mois} + 5 \text{ k\$}) + 0 \text{ k\$} + n \times 4.950 \text{ k\$}$

On pose Coûts ASIC = Coûts FPGA-HG et on trouve $n \approx 585$ unités.

#4. Code VHDL, il y a plusieurs réponses possibles.

```

library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

entity deux_uns_deux_zeros is
  generic (
    W : positive := 5 -- le nombre de bits d'entrée
  );
  port (
    I : in std_logic_vector(W - 1 downto 0);
    F : out std_logic
  );
end deux_uns_deux_zeros;

-----
-- pour le cas W = 4
-----
architecture W_egale_4 of deux_uns_deux_zeros is
begin

  assert W = 4 report "Ne fonctionne que pour W == 4." severity failure;

  with I select
  F <= '1' when "0011" | "0110" | "1100" | "1001" | "0101" | "1010",
  '0' when others;

end W_egale_4 ;

-----
-- pour les cas W >= 4 (fonctionnerait aussi pour W < 4, mais pas vérifié)
-----
architecture comportementale of deux_uns_deux_zeros is

  -- retourne le nombre de fois où la valeur v de type std_logic
  -- est présente dans le vecteur s de type std_logic_vector
  --
  function compte_valeurs(s : std_logic_vector; v : std_logic) return natural is
  variable compte : natural;
  begin
    compte := 0;
    for k in s'range loop
      if s(k) = v then
        compte := compte + 1;
      end if;
    end loop;
    return compte;
  end;

begin

  assert W >= 4 report "Ne fonctionne que pour W >= 4." severity failure;

  process (all)
  begin
    if compte_valeurs(I, '1') >= 2 and compte_valeurs(I, '0') >= 2 then
      F <= '1';
    else
      F <= '0';
    end if;
  end process;

end comportementale;

```