

INF3500 : Conception et réalisation de systèmes numériques

Examen intra #1 – 2 octobre 2017

Durée: 1 heure.

Documentation: Une feuille recto verso 8.5"×11" ou A4 permise.

Pondération: 10%.

Calculatrice: Programmable permise.


Directives particulières:

- Ordinateurs interdits. Appareils mobiles interdits.
- Répondre à toutes les questions, la valeur de chaque question est indiquée.
- Répondre sur le questionnaire et le remettre.
- Ne posez pas de questions. En cas de doute sur le sens d'une question, énoncez clairement vos suppositions.


**Question 1. (4 points)**

a. (2 points) Considérez le code VHDL suivant. Montrez comment l'implémenter sur la mémoire ROM donnée.

<pre>entity combinatoire8 is   port (     A : in std_logic_vector(3 downto 0);     F : out std_logic_vector(2 downto 0)   ); end combinatoire8;</pre>	<pre>architecture arch of combinatoire8 is   signal T1, T2, T3 : std_logic; begin    T1 &lt;= A(3) and A(2) and A(1) and A(0);   T2 &lt;= not(A(3)) and not(A(2)) and not(A(0));   T3 &lt;= A(3) and not(A(2));    F(2) &lt;= T1 or T3;   F(1) &lt;= T1 or T2;   F(0) &lt;= T2 or T3;  end arch;</pre>
---	--



b. (2 points) Pour le code de la partie a., montrez comment implémenter les sorties F(0) et F(1) sur le modèle de FPGA suivant. Utilisez le moins de ressources possible. Étiquetez clairement les ports d'entrée et de sortie. Indiquer directement sur le dessin où chaque signal se situe ainsi que les interconnexions entre les blocs. Indiquer clairement et sans ambiguïté, dans les tables de vérité fournies, le contenu de chacune des tables de conversion (LUT) que vous utilisez.



G4	G3	G2	G1	G
0	0	0	0	
0	0	0	1	
0	0	1	0	
0	0	1	1	
0	1	0	0	
0	1	0	1	
0	1	1	0	
0	1	1	1	
1	0	0	0	
1	0	0	1	
1	0	1	0	
1	0	1	1	
1	1	0	0	
1	1	0	1	
1	1	1	0	
1	1	1	1	


F4	F3	F2	F1	F
0	0	0	0	
0	0	0	1	
0	0	1	0	
0	0	1	1	
0	1	0	0	
0	1	0	1	
0	1	1	0	
0	1	1	1	
1	0	0	0	
1	0	0	1	
1	0	1	0	
1	0	1	1	
1	1	0	0	
1	1	0	1	
1	1	1	0	
1	1	1	1	





Solutions

1.a Réponse



1 b. réponse: F(0) provient de Y, et F(1) provient de X

A3	A2	A1	A0	F(0)
0	0	0	0	1
0	0	0	1	0
0	0	1	0	1
0	0	1	1	0
0	1	0	0	0
0	1	0	1	0
0	1	1	0	0
0	1	1	1	0
1	0	0	0	1
1	0	0	1	1
1	0	1	0	1
1	0	1	1	1
1	1	0	0	0
1	1	0	1	0
1	1	1	0	0
1	1	1	1	0

A3	A2	A1	A0	F(1)
0	0	0	0	1
0	0	0	1	0
0	0	1	0	1
0	0	1	1	0
0	1	0	0	0
0	1	0	1	0
0	1	1	0	0
0	1	1	1	0
1	0	0	0	0
1	0	0	1	0
1	0	1	0	0
1	0	1	1	0
1	1	0	0	0
1	1	0	1	0
1	1	1	0	0
1	1	1	1	1

## 2. Réponse

## Analyse des coûts

Quoi	FPGA	Logique fixe
Main d'oeuvre	$2 \times 6 / 12 \times \$100 \text{ k} / \text{an} = \$100 \text{ k}$	$3 \times 6 / 12 \times \$100 \text{ k} / \text{an} = \$150 \text{ k}$
Licenses	$2 \times \$5 \text{ k}$	$3 \times \$20 \text{ k}$
Autres frais	\$0	(fonderie) \$250 k
Total des frais fixes	\$110 k	\$460 k
Par puce	\$250	\$10
Commande #1 : 500 systèmes	$\$110 \text{ k} + 500 \times \$0.25 \text{ k} = \$235 \text{ k}$	$\$460 \text{ k} + 500 \times \$0.01 \text{ k} = \$465 \text{ k}$
Commande #2 : 2000 systèmes	$\$110 \text{ k} + 2000 \times \$0.25 \text{ k} = \$610 \text{ k}$	$\$460 \text{ k} + 2000 \times \$0.01 \text{ k} = \$480 \text{ k}$

Le FPGA est préférable pour la commande de 500 unités, et la logique fixe est préférable pour la commande de 2000 unités.

Le facteur temps peut être important aussi. La logique fixe a un délai de 4 mois. Les risques sont grands. Si on découvre un bogue, il faut attendre à nouveau 4 mois et repayer les frais fixes de fonderie pour faire une nouvelle puce. Avec le FPGA, les puces seraient disponibles dans un mois. Mais si un bogue était découvert, il ne serait pas nécessaire de faire une nouvelle commande, il faudrait seulement reprogrammer la puce.

La consommation d'énergie est plus élevée pour le FPGA que la logique fixe.

### 3. Solution, il y a plusieurs réponses possibles.

```

library IEEE;
use IEEE.std_logic_1164.all;
use ieee.numeric_std.all;
use ieee.math_real.all;

entity museeSecurite3 is
  generic (
    N : positive := 6
  );
  port (
    alerte_Camera : in std_logic_vector(N - 1 downto 0) ;
    alarme_Intrus : out std_logic;
    erreur : out std_logic;
    code_Camera : out unsigned(integer(ceil(log2(real(N)))) - 1 downto 0)
  );
end;

architecture arch of museeSecurite3 is
begin
  assert N = 4 report "architecture valable uniquement pour N = 4" severity failure;
  alarme_Intrus <= alerte_Camera(3) or alerte_Camera(2) or alerte_Camera(1) or
  alerte_Camera(0);

  with alerte_Camera select
  code_Camera <=
  "00" when "0001",
  "01" when "0010",
  "10" when "0100",
  "11" when "1000",
  "00" when others;

  erreur <= (alerte_Camera(3) and alerte_Camera(2))
    or (alerte_Camera(3) and alerte_Camera(1))
    or (alerte_Camera(3) and alerte_Camera(0))
    or (alerte_Camera(2) and alerte_Camera(1))
    or (alerte_Camera(2) and alerte_Camera(0))
    or (alerte_Camera(1) and alerte_Camera(0));

end arch;

architecture archflexible of museeSecurite3 is
begin
  process(alerte_Camera)
  variable compte : natural range 0 to N;
  begin
    compte := 0; -- les variables sont persistentes,
    -- il faut les réinitialiser à chaque itération
    alarme_Intrus <= '0'; -- il faut une valeur par défaut
    for k in N - 1 downto 0 loop
      if alerte_Camera(k) = '1' then
        code_Camera <= to_unsigned(k, code_Camera'length);
        alarme_Intrus <= '1';
        compte := compte + 1;
      end if;
    end loop;
    if compte >= 2 then
      erreur <= '1';
    else
      erreur <= '0';
    end if;
  end process;

end archflexible;

```