

Nom : \_\_\_\_\_ Matricule : \_\_\_\_\_

INF3500 : Conception et réalisation de systèmes numériques

Examen intra #3 – mardi 11 avril 2017

Durée: 1 heure.

Documentation: Une feuille recto verso 8.5"×11" ou A4 permise.

Pondération: 0% (formatif).

Calculatrice: Programmable permise.

Directives particulières:

- Ordinateurs interdits. Appareils mobiles interdits.
- Répondre à toutes les questions, la valeur de chaque question est indiquée.
- Répondre sur le questionnaire et le remettre.
- Ne posez pas de questions. En cas de doute sur le sens d'une question, énoncez clairement toute supposition que vous faites.

---

**Question 1. (2 points)**

Réponses brèves.

a. Expliquez dans quels cas la division et le calcul du modulo sont supportés par les outils de synthèse présentement sur le marché, et pourquoi ces opérations ne le sont pas dans les autre cas.

---

---

---

---

---

---

---

---

b. Qu'est-ce qui est produit par un outil de synthèse à partir d'un code VHDL valide?

---

---

---

---

---

---

---

---

c. Dans quelles conditions une boucle en VHDL n'est-elle pas synthétisable ? Expliquez pourquoi.

---

---

---

---

---

---

---

---

d. Donnez deux métriques pour comparer différentes solutions de placement d'un circuit numérique sur un FPGA.

---

---

---

---

---

---

---

---






**Question 4. (4 points)**

Considérez le diagramme suivant montrant un circuit implémenté sur un FPGA simplifié. Les entrées du circuit sont les signaux A, B, C, D et E. Il y a deux sorties S et T. Le FPGA est composé de tranches ayant chacune une table de correspondance (LUT) et une bascule pouvant être utilisée ou non, et de blocs d'entrée/sortie (IOB) dans lesquels les bascules sont toujours utilisées.

Pour ce FPGA, les LUT ont un délai de 0.3 ns. Les bascules ont un délai de 0.4 ns, un temps de préparation  $t_{su}$  de 0.2 ns, et un temps de maintien  $t_h$  de 0.1 ns. Chaque fil d'interconnexion ajoute un délai de 0.25 ns pour chaque rangée et chaque colonne de distance. Bien que des lignes diagonales soient tracées sur le diagramme, tous les signaux sont routés en lignes horizontales et/ou verticales.



a. (2.5 points) Identifiez le chemin critique du circuit et donnez la fréquence maximale d'horloge.

---

---

---

---

---

---

---

---

---

---

---

b. (0.5 point) Donnez la latence du circuit, en nombre de cycles d'horloge.

---

---

---

---

---

---

---

---

---

---

---

