INF3500 - Hiver 2024
  LUNDI MARDI MERCREDI JEUDI VENDREDI
JANVIER 1 2 3 4 5
         
         
         
         
8 9 10 11 12
      Theme #0
Rappels
 
       
       
B1 B1 B1 B1 B1
15 16 17 18 19
    Theme #1
Introduction
 
     
     
B2 B2 B2 B2 B2
22 23 24 25 26
    Labo #1
Flot de conception de circuits numeriques
Theme #2
Technologies de logique programmable
 
     
     
B1 B1 B1 B1 B1
29 30 31    
     
     
     
B2 B2 B2  
  LUNDI MARDI MERCREDI JEUDI VENDREDI
FEVRIER   1 2
  Theme #3
Modelisation et verification de circuits combinatoires
 
   
   
      B2 B2
5 6 7 8 9
    Labo #2
Modules combinatoires, bancs d'essai et ressources du FPGA
Theme #4
Modelisation et verification de circuits sequentiels
 
     
     
B1 B1 B1 B1 B1
12 13 14 15 16
    Theme #5
Conception de chemins des donnees
 
     
     
B2 B2 B2 B2 B2
19 20 21 22 23
    Labo #3
Circuits sequentiels
Theme #6
Conception et implementation de fonctions arithmetiques sur FPGA
 
     
     
B1 B1 B1 B1 B1
26 27 28 29  
    Controle #1
   
   
B2 B2 B2 B2
 
  LUNDI MARDI MERCREDI JEUDI VENDREDI
 
MARS 1
 
 
 
B2
4 5 6 7 8
Relache Relache Relache Relache Relache
         
11 12 13 14 15
    Labo #4
Conception de chemins des donnees
Theme #7
Verification de systemes numeriques
Theme #8
Simulation, synthese et implementation
 
     
     
B1 B1 B1 B1 B1
18 19 20 21 22
    Theme #9
Conception de processeurs a usage general
 
     
     
B1 B2 B2 B2 B2
25 26 27 28 29
    Labo #5
Communications
Theme #10
Performance: le temps
Ferie
   
   
B1 B1 B1 B1  
 
  LUNDI MARDI MERCREDI JEUDI VENDREDI
 
1 2 3 4 5
AVRIL Ferie   Theme #11
Performance: latence, debit et surface
 
 
 
  B2 B2 B2 B1
8 9 10 11 12
AVRIL     Labo #6
Processeurs a usage general
Controle #2 (Formatif)  
   
    Theme #12
Revue generale
B2 B1 B1 B1 B2
15 16 17 18 19
AVRIL         Debut des Examens finaux
       
       
B1 B1